高速PCB设计

简单应对高速设计挑战

探索解决方案

高速PCB设计

高速PCB设计使用具有快速边沿的信号，其中设备切换状态的速度如此之快，以至于在信号完成元件间的传输之前便已完成过渡。高速PCB设计中的互连需要精确的阻抗匹配，布线应考虑互连沿线的潜在损耗、失真、EMI和串扰。正确的传输线设计、布局和布线有助于最大限度地减少这些问题。浏览我们的资源库，详细了解印刷电路板中成功的高速电路板布局和传输线设计。

什么是高速设计？高速设计简介（网络研讨会）高速PCB设计的关键要素高速PCB布局传输线和终端高速PCB设计使用Altium Designer进行PCB布局和高速设计

PDN分析及应用系列一——安装，许可及设置

PDN分析及应用系列一——安装，许可及设置由于电子产品的低功耗要求，PCB板上的电源分布网络设计已经成为当下最热门的话题之一… 与高速设计一样，PDN 设计也已成为PCB 设计中的一项关键技术。大约二十年前，微处理器工作在数MHz的时钟频率下，5V电源供应使得百毫伏量级的噪声也不会引起逻辑错误。只需要保证每个电源管脚安放一个去耦电容就可以满足芯片对电源的需求，电磁辐射也不是设计人员需要重点考虑的问题，电子系统的电源设计没有任何挑战。但随着电子元件时钟频率的不断提升以及更多功能集成于芯片内部，芯片的功耗在不断增加，同时芯片制造工艺的进步使得芯片供电电压在不断下降，而且，芯片集成度的增加导致同一个芯片需要更多的电源种类，各种电源域增加了电源系统的设计难度。如今设计面临的挑战以前... ICs 通常只有一个供电电压每个供电电压都有专用的完整的铜皮层，PCB板都比较大，可以有更多的覆铜面积供电电压比较高，可以有更高的容差器件引脚数少现在... 新的器件都有多种供电电压电源层由多种电源共享，加上分割使得覆铜形状非常复杂阅读文章

PCB中的接地反弹以及信号完整性中的接地反弹

接地反弹减少技术可最大限度地减少信号完整性问题与我父亲学生时代在篮球队中生龙活虎不同，我在试训时几乎无法将球拍起。不言而喻，一切还没开始便已结束。在成为NBA职业球员的梦想破灭后，我发现了自己对武术的热情。我从来没有真正掌握篮球技术，但在武术中，至少我可以用脚掌弹跳起来迎击对手。不会拍球无足轻重。然而，不了解电子设备中的接地反弹可能会给您的电路带来很大的难题。要成为一名出色的PCB布局工程师，了解接地反弹对电路和信号完整性的影响很有必要。通过考虑接地反弹降低技术，您可以最大限度地减少设计中PCB信号完整性中的接地反弹。什么是接地反弹？要了解接地反弹，您需要深入了解构成集成电路（IC）核心的休眠晶体管和接地引脚方面的基础知识。下图显示的是CMOS缓冲电路，该电路构成了微控制器和随机存取存储器（RAM）等IC中的典型I/O。 PCB中的接地反弹噪声是一个难以测量的问题，它对电源门控和信号完整性的影响与PCB中的迹线阻抗和PDN阻抗有关。在大多数高速设计中，驱动器电路的输出引脚通常连接到具有一些输入电容的负载阅读文章

高速电路板设计的电路板层堆栈注意事项

高速电路板设计的电路板层堆栈注意事项您为支持高速电路板设计而构建的PCB层堆叠需要根据层数、层厚度和元件引线尺寸进行设计。阅读文章

什么是眼图？眼图告诉您有关高速通道中信号行为以及通道对重复刺激响应的所有重要信息。阅读文章

差分对阻抗：使用计算器设计PCB

差分对阻抗：使用计算器设计PCB 我在高中时上过各种各样的计算机课程，并且始终有一个疑问，那就是为什么以太网电缆中的导体要相互缠绕在一起？我不知道原来这是一种简单的设计方法，可以确保信号在不互相干扰的情况下抵达目的地。有时，复杂问题的最佳解决方案实际上也是最简单的解决方案。差分对布线不只局限于以太网线缆；它也是高速PCB中的关键布线和设计技术之一。电路板设计人员通常从单端走线而不是差分对走线的角度来讨论传输线阻抗，但是清楚地理解和计算差分对阻抗对于确保整个电路板的受控阻抗至关重要。电抗、电感和阻抗等因素通常可以归结为一个简单的解决方案。差分阻抗何时起到重要作用？高速/高频PCB中的阻抗失配会严重破坏信号。当单端走线中存在明显的阻抗失配时，会出现诸如由于产生信号共振而导致的振铃之类的问题。这同样适用于不同的对；但与具有高输入阻抗的负载相连的端接对是个例外（例如，LVDS）。就像单端阻抗一样，当走线表现为差分传输线时，差分对阻抗具有重要意义，具体取决于给定走线上的传输延迟。在信号上升时间非常短的情况下阅读文章

什么是高速设计

什么是高速PCB设计？详细了解什么是高速电路板设计以及如何成功设计和布线您的高速印刷电路板布局。阅读文章

回波损耗与反射系数

传输线的S11参数与回波损耗与反射系数：它们何时相同？回波损耗与反射系数和S11参数有什么区别？我们在本文中为您得到了答案。阅读文章

PCB信号完整性分析的基础知识

PCB信号完整性分析的基础知识阅读并了解信号完整性分析的重要步骤以及这些步骤如何揭示PCB布局中的问题。阅读文章

如何设计您的PCB测试券以及您可以测试什么

如何设计您的PCB测试券以及您可以测试什么随着组件的操作速度增加，受控阻抗在数字、模拟和混合信号系统中变得越来越常见。如果互连的受控阻抗值不正确，那么在电路测试期间识别这个问题可能非常困难。轻微的不匹配可能不会导致板失败，但如果没有在板上放置正确的测试点和测试结构以便进行裸板阻抗测试，那么很难确定不正确的阻抗是任何测试失败的原因。由于阻抗取决于许多参数（走线几何形状、层压板厚度和层压板Dk值），因此目前大多数PCB都进行受控阻抗测试。然而，测试通常是在PCB测试优惠券上进行的，该测试优惠券是在与PCB相同的面板上制造的（通常沿着边缘）。如果你想快速完成板旋转并帮助未来的设计，你可能会考虑设计一个测试优惠券，并为未来的设计保留它。此外，为您的制造商提供有关您建议的互连几何形状的充分文档，对于确保您的制造商创建正确的测试优惠券非常有帮助。单独或集成的PCB测试券？任何测试优惠券的目标都是准确捕捉您的电路板预期的堆叠结构，并促进准确的互连阻抗测试。有许多方法可以做到这一点。在一个用于控制阻抗的测试优惠券中阅读文章

安卓机顶盒BOX案例

安卓机顶盒BOX案例电子发展日新月异，更新换代也很快，这次课题主讲消费类产品. 消费类的产品很多，而且越高端要求也越高，叠层有4层、6层、8层等。对于我们AD用户来说，是否会觉得很难设计呢？就算可以设计，我们有没有快速而且稳定的方法呢，包括等长处理、高速模块处理、EMC等方法。阅读文章

DDR存储器布局布线设计思路解析

DDR存储器布局布线设计思路解析详解DDR高速存储器模块的布局布线的设计思路。从原理图分析到PCB布局布线，从一片到两片、四片DDR；从DDR一代到DDR四代，全面地解析处理DDR相关的设计思路。阅读文章

PCIe布局和布线指南

PCIe布局和布线指南小时候，拆开计算机，看着布满各种卡槽、芯片和其他电子器件的复杂主板，我总是有一个疑问，谁能把PCB布局搞清楚？随着我对计算机结构以及外围设备PCB设计的了解越来越多，我开始领会到PCB设计人员在致力于构建出色电子设备方面所做出的贡献。现代GPU、USB、音频和网卡均可在同一互连标准的背面运行：PCI Express。如果您不熟悉PCIe设备的高速PCB设计，除非从PCI-SIG（外围元件互连特别兴趣小组）购买标准文档，否则有关该主题的信息会有点零散。幸运的是，基本规范可以拆解为可执行的设计规则，您可以使用合适的PCB设计软件，轻松地为下一 PCIe设备进行布局和布线。与任何高速设计一样，盲目遵循布线规范的标准并不能保证您的设计能够如期工作。任何原型设计都应经过全面测试，以确保设计中不会潜伏信号完整性问题。即使您已经根据阻抗、迹线长度等方面的正确布线规范设计所有内容，设计也仍有可能因布局选择不当而惨遭失败。每一代的PCIe规范还包括测试要求，这些要求发布在 PCI-SIG网站上阅读文章

Altium Designer 19 版本功能对比

Altium Designer 19 版本功能对比阅读文章

1:20:57 DDR存储器布局布线设计思路解析观看视频

1:4:17 举重若轻，玩转Altium Designer 18 观看视频

48:22 Altium Designer 19 先睹为快观看视频

1:49:34 安卓机顶盒BOX案例观看视频